通信工程常見面試題

　　通信工程(也作 信息工程、電信工程，舊稱遠(yuǎn)距離通信工程、弱電工程)是電子工程的重要分支，同時(shí)也是其中一個(gè)基礎(chǔ)學(xué)科。該學(xué)科關(guān)注的是通信過程中的信息傳輸和信號處理的原理和應(yīng)用。通信工程研究的是，以電磁波、聲波或光波的形式把信息通過電脈沖，從發(fā)送端 (信源)傳輸?shù)揭粋€(gè)或多個(gè)接受端(信宿)。下面就由學(xué)習(xí)啦小編為大家介紹一下通信工程常見面試題的文章，歡迎閱讀。

　　通信工程常見面試題篇1

　　1、 基爾霍夫定理的內(nèi)容是什么?(仕蘭微電子)

　　基爾霍夫電流定律是一個(gè)電荷守恒定律,即在一個(gè)電路中流入一個(gè)節(jié)點(diǎn)的電荷與流出同一個(gè)節(jié)點(diǎn)的電荷相等. 基爾霍夫電壓定律是一個(gè)能量守恒定律,即在一個(gè)回路中回路電壓之和為零.

　　2、平板電容公式(C=εS/4πkd)。(未知)

　　3、最基本的如三極管曲線特性。(未知)

　　4、描述反饋電路的概念，列舉他們的應(yīng)用。

　　5、負(fù)反饋種類(電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋);負(fù)反饋的優(yōu)點(diǎn)(降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動調(diào)節(jié)作用)(未知)

　　6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?，有哪些方?(仕蘭微電子)

　　7、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個(gè)方法。(未知)

　　8、給出一個(gè)查分運(yùn)放，如何相位補(bǔ)償，并畫補(bǔ)償后的波特圖。(凹凸)

　　9、基本放大電路種類(電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器)，優(yōu)缺 點(diǎn)，特別是廣泛采用差分結(jié)構(gòu)的原因。(未知)

　　10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。(未知)

　　通信工程常見面試題篇2

　　1、畫差放的兩個(gè)輸入管。(凹凸)

　　2、畫出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并畫出一個(gè)晶體管級的

　　運(yùn)放電路。(仕蘭微電子)

　　3、用運(yùn)算放大器組成一個(gè)10倍的放大器。(未知)

　　4、給出一個(gè)簡單電路，讓你分析輸出電壓的特性(就是個(gè)積分電路)，并求輸出端某點(diǎn)

　　的 rise/fall時(shí)間。(Infineon筆試試題)

　　5、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾波器。當(dāng)RC<< period - setup ? hold

　　6、時(shí)鐘周期為T,觸發(fā)器D1的建立時(shí)間最大為T1max，最小為T1min。組合邏輯電路最大延遲為T2max,最小為T2min。問，觸發(fā)器D2的建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件.(華為)

　　7、給出某個(gè)一般時(shí)序電路的圖，有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決定最大時(shí)鐘的因素，同時(shí)給出表達(dá)式。(威盛VIA 2003.11.06 上海筆試試題)

　　8、說說靜態(tài)、動態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。(威盛VIA2003.11.06 上海筆試試題)

　　9、一個(gè)四級的Mux,其中第二級信號為關(guān)鍵信號 如何改善timing。(威盛VIA2003.11.06 上海筆試試題)

　　10、給出一個(gè)門級的圖，又給了各個(gè)門的傳輸延時(shí)，問關(guān)鍵路徑是什么，還問給出輸入,使得輸出依賴于關(guān)鍵路徑。(未知)

　　通信工程常見面試題篇3

　　1、邏輯方面數(shù)字電路的卡諾圖化簡，時(shí)序(同步異步差異)，觸發(fā)器有幾種(區(qū)別，優(yōu)點(diǎn))，全加器等等。(未知)

　　2、卡諾圖寫出邏輯表達(dá)式。(威盛VIA 2003.11.06 上海筆試試題)

　　3、化簡F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。(威盛)

　　4、please show the CMOS inverter schmatic,layout and its cross sectionwith P-

　　well process.Plot its transfer curve (Vout-Vin) And also explain the operation

　　region of PMOS and NMOS for each segment of the transfer curve? (威盛筆試題c

　　ircuit design-beijing-03.11.09)

　　5、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?

　　6、為什么一個(gè)標(biāo)準(zhǔn)的倒相器中P管的寬長比要比N管的寬長比大?(仕蘭微電子)