微電子封裝技術(shù)論文范文

　　微電子封裝技術(shù)是90年代以來在半導(dǎo)體集成電路技術(shù)、混合集成電路技術(shù)和表面組裝技術(shù)(SMT)的基礎(chǔ)上發(fā)展起來的新一代電子組裝技術(shù)。下面是由學(xué)習(xí)啦小編整理的微電子封裝技術(shù)論文范文，謝謝你的閱讀。

　　微電子封裝技術(shù)論文范文篇一

　　微電子封裝技術(shù)的發(fā)展趨勢

　　【摘　要】本文論述了微電子封裝技術(shù)的發(fā)展歷程，發(fā)展現(xiàn)狀和發(fā)展趨勢，主要介紹了幾種重要的微電子封裝技術(shù)，包括:BGA 封裝技術(shù)、CSP封裝技術(shù)、SIP封裝技術(shù)、3D封裝技術(shù)、MCM封裝技術(shù)等。

　　【關(guān)鍵詞】微電子技術(shù);封裝

　　1.微電子封裝的發(fā)展歷程

　　IC 封裝的引線和安裝類型有很多種，按封裝安裝到電路板上的方式可分為通孔插入式(TH)和表面安裝式(SM)，或按引線在封裝上的具體排列分為成列、四邊引出或面陣排列。微電子封裝的發(fā)展歷程可分為三個(gè)階段：

　　第一階段：上世紀(jì)70 年代以插裝型封裝為主，70 年代末期發(fā)展起來的雙列直插封裝技術(shù)(DIP)。

　　第二階段：上世紀(jì)80 年代早期引入了表面安裝(SM)封裝。比較成熟的類型有模塑封裝的小外形(SO)和PLCC 型封裝、模壓陶瓷中的CERQUAD、層壓陶瓷中的無引線式載體(LLCC)和有引線片式載體(LDCC)。PLCC，CERQUAD，LLCC和LDCC都是四周排列類封裝， 其引線排列在封裝的所有四邊。

　　第三階段：上世紀(jì)90 年代， 隨著集成技術(shù)的進(jìn)步、設(shè)備的改進(jìn)和深亞微米技術(shù)的使用，LSI，VLSI，ULSI相繼出現(xiàn)， 對集成電路封裝要求更加嚴(yán)格，I/O引腳數(shù)急劇增加， 功耗也隨之增大， 因此， 集成電路封裝從四邊引線型向平面陣列型發(fā)展，出現(xiàn)了球柵陣列封裝(BGA)，并很快成為主流產(chǎn)品。

　　2.新型微電子封裝技術(shù)

　　2.1焊球陣列封裝(BGA)

　　陣列封裝(BGA)是世界上九十年代初發(fā)展起來的一種新型封裝。BGA封裝的I/O端子以圓形或柱狀焊點(diǎn)按陣列形式分布在封裝下面，BGA技術(shù)的優(yōu)點(diǎn)是：I/O引腳數(shù)雖然增加了，但引腳間距并沒有減小反而增加了，從而提高了組裝成品率;雖然它的功耗增加，但BGA能用可控塌陷芯片法焊接，從而可以改善它的電熱性能;厚度和重量都較以前的封裝技術(shù)有所減少;寄生參數(shù)減小，信號傳輸延遲小，使用頻率大大提高;組裝可用共面焊接，可靠性高。

　　這種BGA的突出的優(yōu)點(diǎn)：①電性能更好：BGA用焊球代替引線，引出路徑短，減少了引腳延遲、電阻、電容和電感;②封裝密度更高;由于焊球是整個(gè)平面排列，因此對于同樣面積，引腳數(shù)更高。例如邊長為31mm的BGA，當(dāng)焊球節(jié)距為1mm時(shí)有900只引腳，相比之下，邊長為32mm，引腳節(jié)距為0.5mm的QFP只有208只引腳;③BGA的節(jié)距為1.5mm、1.27mm、1.0mm、0.8mm、0.65mm和0.5mm，與現(xiàn)有的表面安裝工藝和設(shè)備完全相容，安裝更可靠;④由于焊料熔化時(shí)的表面張力具有"自對準(zhǔn)"效應(yīng)，避免了傳統(tǒng)封裝引線變形的損失，大大提高了組裝成品率;⑤BGA引腳牢固，轉(zhuǎn)運(yùn)方便;⑥焊球引出形式同樣適用于多芯片組件和系統(tǒng)封裝。因此，BGA得到爆炸性的發(fā)展。BGA因基板材料不同而有塑料焊球陣列封裝(PBGA)，陶瓷焊球陣列封裝(CBGA)，載帶焊球陣列封裝(TBGA)，帶散熱器焊球陣列封裝(EBGA)，金屬焊球陣列封裝(MBGA)，還有倒裝芯片焊球陣列封裝(FCBGA)。PQFP可應(yīng)用于表面安裝，這是它的主要優(yōu)點(diǎn)。但是當(dāng)PQFP的引線節(jié)距達(dá)到0.5mm時(shí)，它的組裝技術(shù)的復(fù)雜性將會增加。在引線數(shù)大于200條以上和封裝體尺寸超過28mm見方的應(yīng)用中，BGA封裝取代PQFP是必然的。在以上幾類BGA封裝中，F(xiàn)CBGA最有希望成為發(fā)展最快的BGA封裝。FCBGA除了具有BGA的所有優(yōu)點(diǎn)以外，還具有：①熱性能優(yōu)良，芯片背面可安裝散熱器;②可靠性高，由于芯片下填料的作用，使FCBGA抗疲勞壽命大大增強(qiáng);③可返修性強(qiáng)。

　　2.2 芯片尺寸封裝(CSP)

　　CSP(Chip Scale Package)封裝，是芯片級封裝的意思。CSP封裝最新一代的內(nèi)存芯片封裝技術(shù)，其技術(shù)性能又有了新的提升。CSP封CSP封裝裝可以讓芯片面積與封裝面積之比超過1:1.14，已經(jīng)相當(dāng)接近1:1的理想情況，絕對尺寸也僅有32平方毫米，約為普通的BGA的1/3，僅僅相當(dāng)于TSOP內(nèi)存芯片面積的1/6。與BGA封裝相比，同等空間下CSP封裝可以將存儲容量提高三倍。

　　芯片尺寸封裝(CSP)和BGA是同一時(shí)代的產(chǎn)物，是整機(jī)小型化、便攜化的結(jié)果。美國JEDEC給CSP的定義是：LSI芯片封裝面積小于或等于LSI芯片面積120%的封裝稱為CSP。由于許多CSP采用BGA的形式，所以最近兩年封裝界權(quán)威人士認(rèn)為，焊球節(jié)距大于等于lmm的為BGA，小于lmm的為CSP。由于CSP具有更突出的優(yōu)點(diǎn)：①近似芯片尺寸的超小型封裝;②保護(hù)裸芯片;③電、熱性優(yōu)良;④封裝密度高;⑤便于測試和老化;⑥便于焊接、安裝和修整更換。

　　一般地CSP，都是將圓片切割成單個(gè)IC芯片后再實(shí)施后道封裝的，而WLCSP則不同，它的全部或大部分工藝步驟是在已完成前工序的硅圓片上完成的，最后將圓片直接切割成分離的獨(dú)立器件。CSP封裝內(nèi)存芯片的中心引腳形式有效地縮短了信號的傳導(dǎo)距離，其衰減隨之減少，芯片的抗干擾、抗噪性能也能得到大幅提升。CSP技術(shù)是在電子產(chǎn)品的更新?lián)Q代時(shí)提出來的，它的目的是在使用大芯片(芯片功能更多，性能更好，芯片更復(fù)雜)替代以前的小芯片時(shí)，其封裝體占用印刷板的面積保持不變或更小。

　　WLCSP所涉及的關(guān)鍵技術(shù)除了前工序所必須的金屬淀積技術(shù)、光刻技術(shù)、蝕刻技術(shù)等以外，還包括重新布線(RDL)技術(shù)和凸點(diǎn)制作技術(shù)。通常芯片上的引出端焊盤是排到在管芯周邊的方形鋁層，為了使WLP適應(yīng)了SMT二級封裝較寬的焊盤節(jié)距，需將這些焊盤重新分布，使這些焊盤由芯片周邊排列改為芯片有源面上陣列排布，這就需要重新布線(RDL)技術(shù)。

　　3.微電子封裝技術(shù)的發(fā)展趨勢

　　微電子封裝技術(shù)是90年代以來在半導(dǎo)體集成電路技術(shù)、混合集成電路技術(shù)和表面組裝技術(shù)(SMT)的基礎(chǔ)上發(fā)展起來的新一代電子組裝技術(shù)。多芯片組件(MCM)就是當(dāng)前微組裝技術(shù)的代表產(chǎn)品。它將多個(gè)集成電路芯片和其他片式元器件組裝在一塊高密度多層互連基板上，然后封裝在外殼內(nèi)，是電路組件功能實(shí)現(xiàn)系統(tǒng)級的基礎(chǔ)。CSP的出現(xiàn)解決了KGD問題，CSP不但具有裸芯片的優(yōu)點(diǎn)，還可象普通芯片一樣進(jìn)行測試?yán)匣Y選，使MCM 的成品率才有保證，大大促進(jìn)了MCM的發(fā)展和推廣應(yīng)用。目前MCM已經(jīng)成功地用于大型通用計(jì)算機(jī)和超級巨型機(jī)中，今后將用于工作站、個(gè)人計(jì)算機(jī)、醫(yī)用電子設(shè)備和汽車電子設(shè)備等領(lǐng)域。

　　4.結(jié)束語

　　從以上介紹可以看出，微電子封裝，特別是BGA、CSP、SIP、3D、MCM 等先進(jìn)封裝對SMT的影響是積極的，當(dāng)前更有利于SMT的發(fā)展，將來也會隨著基板技術(shù)的提高，新工藝、新材料、新技術(shù)、新方法的不斷出現(xiàn)，促進(jìn)SMT向更高水平發(fā)展?！科]

　　【參考文獻(xiàn)】

　　[1]王衛(wèi)平.電子產(chǎn)品制造技術(shù)[M].北京：清華大學(xué)出版社,2005.

　　[2]陳軍君，傅岳鵬，田民波.微電子封裝材料的最新進(jìn)展[J].半導(dǎo)體技術(shù)，2008，3(3)：85-189.

　　[3]吳懿平，丁漢.電子制造技術(shù)基礎(chǔ)[M].北京：機(jī)械工業(yè)出版社，2005.

　　[4](美)哈柏C A.電子組裝制造[M].賈松泉，蔡堅(jiān)，王豫明，等譯.北京：科學(xué)出版社，2005.

　　[5]郭天琪,華垂.CSP封裝技術(shù)[J].電子與封裝，2003,7,3(4)：14-19.

　　[6]陸軍.3D封裝[J].集成電路通訊，2005,12,24(4):41-47.

　　[7]李秀清.高密度三維封裝技術(shù)[J].半導(dǎo)體情報(bào)，1998,12，35(6)：25-30.

　　[8]王阿明，王峰.SIP封裝工藝[J].電子與封裝，2009,2,9(2)：11-15.

點(diǎn)擊下頁還有更多>>>微電子封裝技術(shù)論文范文